(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-196680

(P2000-196680A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
H04L	25/02		H04L	25/02	R	5J056
G06F	3/00		G 0 6 F	3/00	н	5 K O 2 9
H03K	19/0175		H03K	19/00	101K	

審査請求 未請求 請求項の数15 OL (全 12 頁)

(21)出願番号	特願平10-369742	(71) 出願人 000005223
		富士通株式会社
(22)出願日	平成10年12月25日(1998.12.25)	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 田村 泰孝
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 高内 英規
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 100077517
		弁理士 石田 敬 (外4名)
		7/41 1m W (7/44)
		回 db 平 le det à
		最終頁に続く

(54) 【発明の名称】 レシーパ回路および信号伝送システム


(57)【要約】

【課題】 従来の信号伝送システムにおけるレシーバ回 路は、差動増幅器による周波数帯域の制限があり、ま た、コモンモード電圧を有効に除去して髙精度の信号伝 送(信号検出)を十分に行うものとはいえなかった。

【解決手段】 差動の入力信号を受け取る容量ネットワ ーク部 1 と、該容量ネットワーク部の出力を受け取るコ ンパレータ部2とを具備するレシーバ回路であって、前 記容量ネットワーク部は、電荷を蓄積する容量手段1 7, 18、および、該容量手段に対する前記入力信号の 供給を制御するスイッチ手段11~14を備え、前記コ ンパレータ部は、前記容量ネットワーク部の出力を増幅 するインバータ21,22、および、該インバータの出 力を受け取り前記コモンモード電圧を略一定の値に保つ コモンモードフィードバック回路3を備えるように構成 する。

図 2

本発明に係るレシーバ回路の原理構成を示す図



1…容量ネットワーク部 2…コンパレータ部 3…コモンモードフィードバック回路

【特許請求の範囲】

【請求項1】 差動の入力信号を受け取る容量ネットワーク部と、該容量ネットワーク部の出力を受け取るコンパレータ部とを具備するレシーバ回路であって、

前記容量ネットワーク部は、電荷を蓄積する容量手段、 および、該容量手段に対する前記入力信号の供給を制御 するスイッチ手段を備え、

前記コンパレータ部は、前記容量ネットワーク部の出力を増幅するインバータ、および、該インバータの出力を受け取り前記コモンモード電圧を略一定の値に保つコモンモードフィードバック回路を備えていることを特徴とするレシーバ回路。

【請求項2】 請求項1に記載のレシーバ回路において、前記容量ネットワーク部は、前記差動の入力信号における低周波数領域のコモンモード電圧を低減し、且つ、前記コンパレータ部は、該差動の入力信号における高周波数領域のコモンモード電圧を低減することを特徴とするレシーバ回路。

【請求項3】 請求項1に記載のレシーバ回路において、前記容量ネットワーク部は、部分応答検出回路を構 20 成するようになっていることを特徴とするレシーバ回路。

【請求項4】 請求項1に記載のレシーバ回路において、該レシーバ回路は、さらに、前記コンパレータ部の入力に設けられたプリチャージ手段を備えていることを特徴とするレシーバ回路。

【請求項5】 請求項4に記載のレシーバ回路において、前記プリチャージ手段は、前記コンパレータ部の入力に対して所定の電源電圧を印加してプリチャージを行うようになっていることを特徴とするレシーバ回路。

【請求項6】 請求項4に記載のレシーバ回路において、前記プリチャージ手段は、前記コンパレータ部の入力に設けられたインバータの出力を入力にフィードバックしてプリチャージを行うようになっていることを特徴とするレシーバ回路。

【請求項7】 請求項1に記載のレシーバ回路において、前記コンパレータ部に設けられたインバータは、定 電流負荷のインバータであることを特徴とするレシーバ 回路。

【請求項8】 請求項1に記載のレシーバ回路において、前記コンパレータ部に設けられたインバータは、CMOSインバータであることを特徴とするレシーバ回路。

【請求項9】 請求項1に記載のレシーバ回路において、前記コモンモードフィードバック回路は、2組の入力トランジスタ対を有する差動増幅器を含む検出部、および、カレントミラー接続されたフィードバック部を備えていることを特徴とするレシーバ回路。

【請求項10】 請求項1に記載のレシーバ回路において、前記コモンモードフィードバック回路は、一対の信

号線のそれぞれを増幅する2つのCMOSインバータの 出力を互いに結合してコモンモード電圧を検出する検出 部を備えていることを特徴とするレシーバ回路。

【請求項11】 請求項1に記載のレシーバ回路において、前記コンパレータ部に使用する増幅段は、全てCMOSインバータにより構成されていることを特徴とするレシーバ回路。

【請求項12】 請求項1に記載のレシーバ回路において、前記コンパレータ部は、さらに、該コンパレータ部の出力信号の振幅を所定のレベル範囲以下に抑えるためのクランプ回路を備えていることを特徴とするレシーバ回路。

【請求項13】 請求項12に記載のレシーバ回路において、前記所定のレベル範囲は、電源電圧の範囲であることを特徴とするレシーバ回路。

【請求項14】 請求項1に記載のレシーバ回路において、前記コンパレータ部は、前記コモンモードフィードバック回路の差動モードに対する増幅度を変化させる手段を備え、前記容量ネットワーク部から供給された信号を増幅後に差動モードの増幅度を大きくしてラッチ回路として動作させるようにしたことを特徴とするレシーバ回路。

【請求項15】 差動ドライバ回路と、該差動ドライバ回路に接続され当該差動ドライバ回路からの差動信号を伝送するケーブルと、該ケーブルに接続され該差動信号を検出するレシーバ回路とを備えた信号伝送システムであって、前記レシーバ回路は、請求項1~14のいずれか1項に記載のレシーバ回路であることを特徴とする信号伝送システム。

30 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はレシーバ回路および 信号伝送システムに関し、特に、髙速の信号伝送を可能 とするレシーバ回路に関する。近年、コンピュータやそ の他の情報処理機器を構成する部品の性能は大きく向上 しており、例えば、DRAM等の半導体記憶装置やプロ セッサ等の性能向上は目を見張るものがある。そして、 この半導体記憶装置やプロセッサ等の性能向上に伴っ て、各部品或いは要素間の信号伝送速度を向上させなけ れば、システムの性能を向上させることができないとい う事態になって来ている。具体的に、例えば、DRAM 等の主記憶装置とプロセッサとの間の信号伝送速度がコ ンピュータ全体の性能向上の妨げになりつつある。さら に、サーバと主記憶装置或いはネットワークを介したサ ーバ間といった匡体やボード (プリント配線基板) 間の 信号伝送だけでなく、半導体チップの高集積化並びに大 型化、および、電源電圧の低電圧化(信号振幅の低レベ ル化) 等により、チップ間の信号伝送やチップ内におけ る聚子や回路ブロック間での信号伝送においても信号伝 50 送速度の向上が必要となって来ている。そこで、より一

3

層の高精度で高速の信号伝送が可能なレシーバ回路およ び信号伝送システムの提供が要望されている。

[0002]

【従来の技術】図1は従来の信号伝送システムの一例を 概略的に示す図である。図1において、参照符号101 は差動ドライバ、102はケーブル、103は差動レシ ーバ (レシーバ回路)、そして、104は終端抵抗を示 している。図1に示されるように、例えば、ボード間や 匡体間 (例えば、サーバと主記憶装置との間) の高速信 号伝送では一般に差動の信号伝送が行われている。ここ で、例えば、差動ドライバ101は信号の送信側である サーバ(主記憶装置)に設けられ、また、レシーバ回路 103は信号の受信側である主記憶装置 (サーバ) に設 けられている。また、レシーバ回路103の入力側(差 動入力)には、終端電圧Vttに繋がれた終端抵抗104 が設けられている。なお、差勁信号(相補信号)による 信号伝送は、ボード間や匡体間だけでなく、例えば、信 号振幅が小さい場合等にはチップ内の素子や回路ブロッ ク間等においても利用される。

[0003]

【発明が解決しようとする課題】ところで、図1に示すような従来の信号伝送システムにおいて、差動ドライバ101は、比較的に高速化が容易であるのに対して、レシーバ回路103を高速化するのは難しい面がある。そのため、例えば、サーバと主記憶装置との筐体間で信号伝送を行う場合には、レシーバ回路103の特性がそのままシステムの性能を決めてしまうことにもなっている。

【0004】具体的に、図1の信号伝送システムにおいて、送信側の差動ドライバ101からケーブルを介して伝送された差動信号は、受信側のレシーバ回路103に設けられた差動増幅器により差動増幅されるようになっている。そして、従来の信号伝送システムにおける高速動作の妨げとなっている要因としては、ケーブル102における信号の高周波成分の減衰やレシーバ回路103の差動増幅器の周波数帯域の制限等がある。すなわち、信号の伝送速度が数百メガ~数ギガBPS (Bit/sec)といった高速になると、通常の差動増幅器では十分な高速動作を行うことが困難になって来た。

【0005】さらに、従来のレシーバ回路103は、要求される高速動作条件下において、コモンモード電圧

(差動信号を伝える2つの信号線の電圧の平均値)を有効に除去して高精度の信号伝送(信号検出)を十分に行うものとはいえなかった。なお、従来、コモンモード電圧を除去するためにトランスを使用することがあったがこのようなトランスの使用は費用および占有容積等の面でも好ましいものではなかった。

【0006】本発明は、上述した従来の信号伝送技術に 鑑み、髙精度で髙速の信号伝送が可能なレシーバ回路お よび信号伝送システムの提供を目的とする。

[0007]

【課題を解決するための手段】本発明の第1の形態によれば、差動の入力信号を受け取る容量ネットワーク部と、該容量ネットワーク部の出力を受け取るコンパレータ部とを具備するレシーバ回路であって、前記容量ネットワーク部は、電荷を蓄積する容量手段、および、該容量手段に対する前記入力信号の供給を制御するスイッチ手段を備え、前記コンパレータ部は、前記容量ネットワーク部の出力を増幅するインバータ、および、該インバータの出力を受け取り前記コモンモード電圧を略一定の値に保つコモンモードフィードバック回路を備えていることを特徴とするレシーバ回路が提供される。

【0008】本発明の第2の形態によれば、差動ドライバ回路と、該差動ドライバ回路に接続され当該差動ドライバ回路からの差動信号を伝送するケーブルと、該ケーブルに接続され該差動信号を検出するレシーバ回路と備えた信号伝送システムであって、前記レシーバ回路路は、差動の入力信号を受け取る容量ネットワーク部と、該容量ネットワーク部の出力を受け取るコンパレータ部とを具備し、前記容量ネットワーク部は、電荷を蓄積する容量手段、および、該容量手段に対する前記入力信号の供給を制御するスイッチ手段を備え、前記コンパレータ部は、前記容量ネットワーク部の出力を増幅するインバータ、および、該インバータの出力を増してンバータ、および、該インバータの出力を受け取り前記コモンモード電圧を略一定の値に保つコモンモードでコードバック回路を備えていることを特徴とする信号伝送システムが提供される。

【0009】本発明によれば、容量ネットワーク部は、 電荷を蓄積する容量手段、および、該容量手段に対する 入力信号の供給を制御するスイッチ手段を備え、また、 コンパレータ部は、容量ネットワーク部の出力を増幅す るインバータ、および、該インバータの出力を受け取り コモンモード電圧を略一定の値に保つコモンモードフィードバック回路を備えている。これにより、高精度で高 速の信号伝送が可能なレシーバ回路および信号伝送システムを提供することが可能となる。

【0010】図2は本発明に係るレシーバ回路の原理構成を示す図である。図2において、参照符号1は容量ネットワーク部、また、2はコンパレータ部を示している。容量ネットワーク部1は、スイッチ11~16および容量17,18で構成されている。そして、レシーバ回路の一方の入力V+は、直列に設けられたスイッチ11および容量17を介してコンパレータ部2の一方の入力(インバータ21の入力)に接続され、同様に、他方の入力V-は、直列に設けられたスイッチ14および容量18を介してコンパレータ部2の他方の入力(インバータ22の入力)に接続されている。

【0011】スイッチ11と容量17との接続ノード、 および、スイッチ14と容量18との接続ノードには、 50 それぞれスイッチ12および13を介して第1の参照電

10

5

圧Vrefが印加されるようになっている。さらに、容量17とインバータ21との接続ノード、および、容量18とインバータ22との接続ノードには、それぞれスイッチ15および16を介して第2の参照電圧Vrefが印加されるようになっている。そして、この容量ネットワーク部1により差動信号に含まれるコモンモード電圧をある程度除去するようになっている。なお、コモンモード電圧とは、差動信号を伝える2つの信号線の電圧の平均値に対応する。

【0012】コンパレータ部2は、2つのインバータ21,22、および、コモンモードフィードバック回路3により構成され、供給された容量ネットワーク部1の出力を高速および高帯域で増幅すると共に、フィードバックによりコモンモード電圧をさらに除去するようになっている。図3は図2に示すレシーバ回路によるコモンモード電圧の除去を説明するための図であり、縦軸はコモンモード電圧除去比(CMRR: Common Mode voltageRejection Ratio)であり、横軸は周波数(log f)である。

【0013】図3に示されるように、周波数が低い領域 20 (例えば、直流領域~数キロHz 程度) A1では、レシーバ回路の容量ネットワーク部1によりコモンモード電圧が除去され、また、周波数が高い領域(例えば、数キロHz 以上)A2では、レシーバ回路のコンパレータ部2によりコモンモード電圧がさらに除去されるようになっている。

【0014】すなわち、容量ネットワーク部1では、信号電圧の蓄積とコンパレータ部2の入力端子のプリチャージ、および、信号のコンパレータ部2への入力を交互に繰り返すことにより、差動信号に含まれるコモンモー 30ド電圧がある程度除去される。ここで、図3から明らかなように、容量ネットワーク部1により除去されるコモンモード電圧は周波数が低い程大きく、また、コモンモード電圧の直流成分に関しては、容量ネットワーク部1により十分に除去される。

【0015】コンパレータ部2では、ある程コモンモード電圧が除去された信号が増幅されるが、この増幅は通常の差動増幅器ではなく2つのインバータ21,22を用いた高速・高帯域の増幅となっている。さらに、インバータ21,22の出力に含まれるコモンモード電圧は、コモンモード電圧が一定となるようにフィードバックを行うコモンモードフィードバック回路3により除去されることになる。

【0016】このように、本発明のレシーバ回路は、通常の差動増幅器ではなくインバータ回路を増幅回路として用いることができるため、低電圧動作および高速動作を行うことができる。そして、本発明によれば、高精度で高速の信号伝送が可能なレシーバ回路および信号伝送システムの提供が可能になる。

[0017]

【発明の実施の形態】以下、本発明に係るレシーバ回路 および信号伝送システムの実施例を図面を参照して詳述 する。図4は本発明に係るレシーバ回路の第1実施例を 示す回路図である。図4において、参照符号1は容量ネ ットワーク部、2はコンパレータ部、そして、コモンモ ードフィードバック回路3を示している。

【0018】容量ネットワーク部1は、前述した図2と同様に、スイッチ11~16および容量17,18で構成されている。そして、レシーバ回路の一方の入力V+は、直列に設けられたスイッチ11および容量17を介してコンパレータ部2の一方の入力(インバータ21の入力)に接続され、同様に、他方の入力V-は、直列に設けられたスイッチ14および容量18を介してコンパレータ部2の他方の入力(インバータ22の入力)に接続されている。

【0019】スイッチ11と容量17との接続ノード、および、スイッチ14と容量18との接続ノードには、それぞれスイッチ12および13を介して第1の参照電圧Vref0が印加されるようになっている。さらに、容量17とインバータ21との接続ノード、および、容量18とインバータ22との接続ノードには、それぞれスイッチ15および16を介して第2の参照電圧Vref'が印加されるようになっている。そして、この容量ネットワーク部1により差動信号に含まれるコモンモード電圧(差動信号を伝える2つの信号線の電圧の平均値)をある程度除去するようになっている(図3の領域A1参照)。

【0020】ここで、第1の参照電圧 V ref0は、レシーバ回路に繋がるインターフェース回路(例えば、筐体間を結ぶインターフェース回路)の規格等により決められるもので、例えば、インターフェース回路の信号振幅の中間の電圧として規定される。一方、第2の参照電圧 V ref'は、レシーバ回路の内部回路に適した電圧とされ、例えば、後段のコンパレータ部2のインバータ21および22の動作が最適となるような電圧(バイアス電圧)として規定される。

【0021】容量ネットワーク部1では、第1のフェーズにおいて、スイッチ11および14をオフ状態でスイッチ12および13をオン状態にすると共に、スイッチ40 15および16をオン状態にして容量17および18の 蓄積、並びに、コンパレータ部2の入力端子のプリチャージを行う。すなわち、後段のコンパレータ部2のインバータ21および22に対してその動作が最適となるようなバイアス電圧を印加する。さらに、第2のフェーズにおいて、スイッチ11および14をオン状態にすると共に、スイッチ12,13およびスイッチ15,16をオフ状態にして、容量17および18を介して差動信号(相補信号)の電圧をコンパレータ部2の入力(インバータ21および22)へ伝える。そして、上記第1のフェーズと第2のフェーズを交互に繰り返すことにより、

差動信号に含まれるコモンモード電圧をある程度除去す ることができる。なお、この容量ネットワーク部1によ り除去されるコモンモード電圧は周波数が低い程大き く、直流成分は十分に除去することができる。

【0022】コンパレータ部2は、2つのインバータ2 1, 22、および、コモンモードフィードバック回路3 により構成され、供給された容量ネットワーク部1の出 力を高速および高帯域で増幅すると共に、フィードバッ クによりコモンモード電圧をさらに除去するようになっ ている。インバータ21;22は、Pチャネル型MOS トランジスタ (PMOSトランジスタ) 211;221 およびNチャネル型MOSトランジスタ(NMOSトラ ンジスタ)212;222から成るシングルエンドのイ ンバータとして構成されている。すなわち、各入力信号 (差動信号)は、それぞれNMOSトランジスタ212 および222のゲートに供給され、また、PMOSトラ ンジスタ211および221は、それらトランジスタの ゲートに所定のバイアス電圧Vcpが印加されて定電流負 荷を構成している。ここで、インバータ21および22 は、入力容量(ゲート容量)を低減してより高速化を図 20 る場合には、図4に示すようなNMOSトランジスタ入 力の定電流負荷インバータが好ましいが、例えば、ケー ブル(102)を介して信号を受け取る初段のドライバ 回路の場合には、入力容量をさほど気にする必要がない ため通常のCMOS構成のインバータ(PMOSトラン ジスタおよびNMOSトランジスタの両方のゲートに対 して共通に入力信号を供給するインバータ)により構成 してもよい。

【0023】コモンモードフィードバック回路3は、入 カトランジスタ対が2組あるカレントミラー 差動増幅器 として構成され、PMOSトランジスタ311およびN MOSトランジスタ312~318から成る検出部3 1、並びに、PMOSトランジスタ321, 322およ びNMOSトランジスタ3323, 324から成るフィ ードバック部32を備えている。検出部31は、基準電 圧Vref1と各インバータ21, 22の出力とを差動検出 する2組のトランジスタ対(トランジスタ313,31 4および316, 317) が共通のトランジスタ311 および312に繋がれた構成とされている。また、フィ ードバック部32は、検出部31の出力が供給された2 つのPMOSトランジスタ321、322および所定の バイアス電圧Vcnが印加された2つのNMOSトランジ スタ323、324により構成されている。そして、ト ランジスタ321および323の接続ノードがイシバー タ21の出力に接続され、また、トランジスタ322お よび324の接続ノードがインバータ22の出力に接続 されるようになっている。なお、トランジスタ315お よび318のゲートにもバイアス電圧Vcnが印加されて いる。

3は、検出部31によりインバータ21および22の出 力における電圧の和 (コモンモード電圧に相当) を取 り、フィードバック部32によりコモンモード電圧を打 ち消すようにフィードバックをかけるようになってい る。なお、コモンモードフィードバック回路3は、容量 ネットワーク部1によりある程度除去されたコモンモー ド電圧を、より一層高周波領域においても低減するよう になっている(図3の領域A2参照)。

【0025】本第1実施例のレシーバ回路によれば、差 動ゲインを得るためにインバータ21,22が使えるた め低電圧動作が可能であり、容量ネットワーク部1と組 み合わせているため簡単なコモンモードフィードバック 回路3で大きなコモンモード電圧除去比 (CMRR) が 得られると共に、高速動作が可能になる。図5は本発明 に係るレシーバ回路の第2実施例を示す回路図であり、 容量ネットワーク部1がPRD(Partial Response Det ector: 部分応答検出回路)を構成するようになってい る。図5において、参照符号111,112,141, 142, 15, 16はスイッチ、そして、171, 17 2, 181, 182は容量を示している。

【0026】図6は図5に示すレシーバ回路における容 量ネットワーク部 (PRD) の一構成例を示す回路図で あり、また、図7は図6に示す容量ネットワーク部で使 用する制御信号の一例を示すタイミング図である。図6 に示されるように、容量ネットワーク部1は、容量17 1, 172, 181, 182、および、トランスファゲ ート111, 112, 141, 142, 15, 16で構 成されている。トランスファゲート111および142 は制御信号 φ 2 (/ φ 2) によりスイッチング制御さ れ、また、トランスファゲート112, 141, 15お よび16は制御信号

1 (/

1) によりスイッチング 制御されている。ここで、信号 $/\phi1$, $/\phi2$ は、それ ぞれ信号 φ 1, φ 2 の 反転論理の信号である。 なお、ク ロックCLKに対する制御信号 φ 1 および φ 2 のタイミ ングは、図7に示す通りである。

【0027】図8は図6に示す容量ネットワーク部の動 作を説明するための図である。図6に示す容量ネットワ ーク部 (PRD) は、制御信号 ø 1 および ø 2 を制御す ることにより、図8 (a) および図8 (b) に示す動作 を交互に行う。すなわち、制御信号 φ 1 が高レベル

"H" (/ φ 1 が低レベル "L") で制御信号 φ 2 が低 レベル"L"(/φ2が高レベル"H")のとき、図8 (a) に示されるように、符号間干渉成分推定動作が行 われ、また、制御信号 ø 1 が低レベル "L"で制御信号 φ2が高レベル "H" のとき、図8 (b) に示されるよ うに、信号判定動作が行われる。なお、符号間干渉成分 推定動作が行われる期間には、コンパレータ(2)の入 カノードがプリチャージされるようになっている。

【0028】以上において、容量171および182の 【0024】そして、コモンモードフィードバック回路 50 値をC1とし、容量172および181の値をC2とす

30

ると、これらの容量の値C1, C2を、次の式:C1/ $(C1+C2)=(1+exp(-T/\tau))/2$ を満たすように決めれば符号間干渉は理論的には完全に推定することができる。ただし、理想状態ではこの式を満たすようにすればよいが、実際には寄生容量等が入るので、この式を満たすのに近い値の容量比に設定することになる。ここで、tはケーブル(バス)の時定数を示し、Tは1 ビット分のデータがバスに現れる時間または1 ビット分の周期を示している。

【0029】このように、本第2実施例のように、容量ネットワーク部としてPRDを用いることにより、コモンモード電圧の除去の効果に加えて信号伝送路で生ずる符号間干渉を推定することができ、その結果、細い芯線を用いたケーブルでも高速信号を伝送することが可能になる。図9は本発明に係るレシーバ回路の第3実施例を示す回路図であり、前述した図4のレシーバ回路におけるスイッチ15,16およびインバータ21,22に対応するインバータ兼プリチャージ回路を示すものである。

【0030】図9に示されるように、本第3実施例で は、コンパレータ部2の各入力に設けられるインバータ 21および22の入出力をそれぞれトランジスタ15 0,160を介して接続し、負帰還をかけるようになっ ている。すなわち、コンパレータ部2の各入力に設けら れシングルエンド (定電流負荷) のインバータ211. 212 (221, 222) の入力と出力との間にそれぞ れゲートにプリチャージ制御信号PCSが供給されたト ランジスタ150 (160) を設けるようになってい る。ここで、プリチャージ制御信号PCSは、例えば、 図 6 のトランスファゲート 1 5 (16) の制御信号 φ 1 と同様の信号を使用することができる。これにより、コ ンパレータ部2の各入力端子のプリチャージ動作と同時 に、入力増幅段(インバータ21および22)のオート ゼロ動作も行うことができ、入力オフセット電圧の小さ なコンパレータ部2を構成することが可能になる。

【0031】図10は本発明に係るレシーバ回路の第4 実施例を示す回路図であり、コモンモードフィードバック回路3の一構成例を示すものである。また、図11は図10の回路図を書き換えた回路図を示している。図10に示されるように、本第4実施例では、コモンモードフィードバック回路3を4つのCMOSインバータ301~304で構成し、コンパレータ部2の入力増幅段のインバータ21および22の出力に対してインバータ301および302を設けてインバータ21の出力に帰還させると共に、インバータ21および22の出力に帰還させるようになっている。ここで、CMOSインバータ301~304は、電圧を電流に変換するトランスコンダクタとして使用され、インバータ301および302により2つの信号線(インバータ21お よび22の出力)の電圧を電流に変換して加算し、一方の信号線(インバータ21の出力)に帰避させ、また、インバータ303および304により2つの信号線の電圧を電流に変換して加算し、他方の信号線(インバータ22の出力)に帰還させるようになっている。

【0032】ここで、図10に示す回路は、図11のように書き直すことができ、本第4実施例のコモンモードフィードバック回路3は、CMOSインバータ301、304の入出力をショートしたクランプ回路がそれぞれの信号線に設けられ、2つの信号線の間にCMOSラッチ回路(302、303)が設けられた構造としても解釈することができる。

【0033】本第4実施例では、コモンモードフィードバック回路3を全てCMOSインバータで構成することができ、さらに、該コモンモードフィードバック回路3の入力および出力線以外に接続されていない内部ノードが一切無いため、より一層低電圧および高速動作が可能になる。図12は本発明に係るレシーバ回路の第5実施例を示す回路図である。

20 【0034】図11と図12との比較から明らかなように、本第5実施例では、第4実施例におけるシングルエンドのインバータ21および22をCMOSインバータ210および220として構成し、さらに、図9に示す第3実施例と同様に、インバータ210および220に対して入出力接続するスイッチ201および202(図9におけるNMOSトランジスタ150および160に対応)を設けて負帰還がかけられるようになっている。

【0035】本第5実施例によれば、コンパレータ部2の入力増幅段のインバータ21および22 (210および220)も含めてCMOSインバータで構成することで各CMOSインバータの特性がマッチングすることになり、設計が容易となる。なお、本第5実施例においても、コンパレータ部2の入力増幅段およびコモンモードフィードバック回路3を全てCMOSインバータで構成することができるため、上述した第4実施例と同様に、低電圧および高速動作が可能である。

【0036】図13は本発明に係るレシーバ回路の第6 実施例を示す回路図である。図13と図12との比較か ら明らかなように、本第6実施例では、第5実施例に対 してクランプ回路(351,352)を設け、コンパレータ部2の出力振幅が電源電圧一杯に振れないように構成されている。すなわち、コンパレータ部2の出力(差 助出力端)に対してNMOSトランジスタ351および352で構成されたクランプ回路を設け、コンパレータ部2の出力信号の振幅がその差動出力端にダイオード接続されたNMOSトランジスタ351,352の順方向電圧を越えないようにクランプするようになっている。 【0037】図14は本発明に係るレシーバ回路の第7

るトランスコンダクタとして使用され、インバータ30 実施例を示す回路図である。本第7実施例は、上述した 1 および302により2つの信号線(インバータ21お 50 第6実施例と同様に、クランプ回路(371,372; 391,392)を設けて、信号の出力振幅を小さく抑えるものである。すなわち、本第7実施例では、次段の増幅段であるインバータ306および307に対して、各インバータ306および307の入出力を結ぶクランプ回路371,372および391,392を設けるようにしたものである。なお、クランプ回路としては、第6実施例と同様に、例えば、それぞれ2つのNMOSトランジスタ371,372;391,392により構成したものを使用している。

【0038】このように、本発明の第6実施例および第 7 実施例によれば、コンパレータ部2の出力振幅をクラ ンプ回路によって小さく (所定のレベル範囲に) 抑える ことによって、より一層の高速動作が可能となる。図1 5は図14に示す第7実施例を適用した回路例を示す図 である。図14と図15との比較から明らかなように、 図15に示す回路例では、スイッチ201および202 はトランスファゲートで構成され、スイッチング制御信 号LAT (および、インバータ200) によりトランス ファゲート201および202のスイッチングが制御さ れるようになっている。なお、インバータ301,30 2, 303, 304はそれぞれCMOSインバータとし て構成され、また、インバータ306および307入出 力を結ぶクランプ回路は、それぞれ2つのNMOSトラ ンジスタ371, 372および391, 392により構 成されている。

【0039】図16は図15に示す回路(コンパレータ回路2)の後段の回路例を示す図である。図16に示されるように、コンパレータ回路2の後段には、PMOSトランジスタ401~404およびNMOSトランジスタ405~409で構成された差動増幅回路を介して、NANDゲート410および411で構成されたラッチよび408のゲートには、それぞれ前段のコンパレータ部2の出力(差動出力)が供給されている。また、トランジスタ401、404および409のゲートには高されている。なお、ラッチ制御信号SLが低レベル"L"のときはリセットが行われる。また、ラッチ回路(NANDゲート410および411)の出力はインバータ412を介して出力されるようになっている。

【0040】図17は本発明に係るレシーバ回路の第8 実施例を示す回路図であり、図18は図17に示す第8 実施例で使用する制御信号の一例を示すタイミング図である。図17に示されるように、本第8実施例では、例えば、図12に示す第5実施例において、スイッチ362、363および382、383により接続が制御されるインバータ361および381を各信号線に設け、コモンモードフィードバック回路3の持つ差動ゲインを変化させるよう構成されている。ここで、スイッチ201および202は、制御信号S1(図9におけるプリチャ ージ制御信号PCSに対応)が高レベル "H"の時にオン状態となってインバータ210および220の入出力を接続(プリチャージ)し、また、スイッチ362,363および382,383は、制御信号S2が高レベル "H"の時にオン状態となってインバータ361および362を各信号線に接続するようになっている。

12

【0041】図18に示されるように、制御信号S2は、制御信号S1が高レベル"H"となるプリチャージ期間(リセット期間)の後の信号検出期間(測定期間)で所定時間だけ高レベル"H"となってコモンモードフィードバック回路3の差動ゲインを大きくし、さらに、制御信号S2は、制御信号S1が再び高レベル"H"となる直前のタイミングで低レベル"L"となってコモンモードフィードバック回路3をラッチ回路として動作させて信号をラッチする。これにより、前述したコンパレータ部2の後段に設けられるラッチ部(差動増幅回路およびラッチ回路等)を不要とし、回路を簡略化してより一層の高速化を図ることができるようになっている。

【0042】このように、本第8実施例によれば、入力20 オフセット電圧の小さな増幅器をラッチとしても動作させるため、高精度で高速な信号検出が可能になる。以上において、本発明の各実施例に係るレシーバ回路は、図1に示すような差動ドライバ回路(101)からの差動信号が伝送するケーブル(102)を介して供給されるような信号伝送システムに適用することができる。さらに、レシーバ回路は、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード間の信号伝送だけでなく、チップ間の信号伝送やチップ内における素子や回路ブロック間での信号伝送においても適用することができる。

[0043]

【発明の効果】以上、詳述したように、本発明によれば、高精度で高速の信号伝送が可能なレシーバ回路および信号伝送システムを提供することができる。

【図面の簡単な説明】

【図1】従来の信号伝送システムの一例を概略的に示す 図である。

【図2】本発明に係るレシーバ回路の原理構成を示す図 である。

40 【図3】図2に示すレシーバ回路によるコモンモード電 圧の除去を説明するための図である。

【図4】本発明に係るレシーバ回路の第1実施例を示す 回路図である。

【図5】本発明に係るレシーバ回路の第2実施例を示す 回路図である。

【図6】図5に示すレシーバ回路における容量ネットワーク部の一構成例を示す回路図である。

【図7】図6に示す容量ネットワーク部で使用する制御信号の一例を示すタイミング図である。

) 【図8】図6に示す容量ネットワーク部の動作を説明す

特開2000-196680

13

るための図である。

【図9】本発明に係るレシーバ回路の第3実施例を示す 回路図である。

【図10】本発明に係るレシーバ回路の第4実施例を示す回路図である。

【図11】図10の回路図を書き換えた回路図である。

【図12】本発明に係るレシーバ回路の第5実施例を示す回路図である。

【図13】本発明に係るレシーバ回路の第6実施例を示す回路図である。

【図14】本発明に係るレシーバ回路の第7実施例を示す回路図である。


【図15】図14に示す第7実施例を適用した回路例を示す図である。

【図16】図15に示す回路の後段の回路例を示す図で

【図1】

図 7

従来の信号伝送システムの一例を概略的に示す図




101 …差動ドライバ 102 …ケーブル 103 …レシーバ回路 104 …終端抵抗

[図3]

⊠ 3

図 2 に示すレシーバ回路によるコモンモード電圧の除去を 説明するための図



ある。

【図17】本発明に係るレシーバ回路の第8実施例を示す回路図である。

【図18】図17に示す第8実施例で使用する制御信号の一例を示すタイミング図である。

【符号の説明】

1…容量ネットワーク部

2…コンパレータ部

21, 22…インバータ

0 3…コモンモードフィードバック回路

101…差動ドライバ

102…ケーブル


103…レシーバ回路

104…終端抵抗

【図2】

図 2

本発明に係るレシーパ回路の原理構成を示す図




1…容量ネットワーク部 2…コンパレータ部 3…コモンモードフィードパック回路

【図5】


図 5

木発明に係るレシーパ回路の第2実施例を示す回路図



【図4】


図 4 本発明に係るレシーバ回路の第1実施例を示す回路図



【図7】


図 7

図 6 に示す容録ネットワーク部で使用する制御信号の 一例を示すタイミング図



【図6】

図 6 一構成例を示す回路図 6 一構成例を示す回路図




【図8】

図 8

図 6 に示す容量ネットワーク部の動作を説明するための図

(a) 符号間干涉成分推定助作



(b) 信号判定動作




図10


【図9】


本発明に係るレシーパ回路の第3実施例を示す回路図

【図10】

⊠ 9

本発明に係るレシーパ回路の第4実施例を示す回路図






【図11】

【図12】


図11

図10の回路図を書き換えた回路図



2 12

本発明に係るレシーパ回路の第5実施例を示す回路図




【図13】

【図14】


図 13

図 14

本発明に係るレシーバ回路の第6実施例を示す回路図



本発明に係るレシーパ回路の第7実施例を示す回路図 '



【図15】

図16

図15

図14に示す第7実施例を適用した回路例を示す図





図15に示す回路の後段の回路例を示す図

【図16】



【図17】

【図18】

17

図 18

本発明に係るレシーパ回路の第8実施例を示す回路図





図17に示す第8実施例で使用する制御信号の一例を 示すタイミング図



フロントページの続き

(72) 発明者 張 子誠

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 F ターム(参考) 5J056 AA01 AA05 BB02 CC02 CC09 CC12 CC14 CC19 DD29 DD51 EE07 FF08 GG06 KK01 5K029 AA11 DD02 GG07 HH01 LL06